

처음 만나는 디지털 논리회로

제07장. 조합논리회로

학습목표

- 반가산기, 전가산기, 병렬 가산기 및 비교기 회로를 설계할 수 있다.
- 디코더와 인코더 동작 원리를 이해하고 응용 회로를 설계할 수 있다.
- 멀티플렉서와 디멀티플렉서의 동작 원리를 이해하고 응용 회로를 설계할 수 있다.
- 각종 코드를 변환하는 회로를 설계할 수 있다.
- 패리티 발생기와 검출기의 동작 원리를 이해하고 응용 회로를 설계할 수 있다.

7.1 가산기

7.2 비교기

7.3 디코더

7.4 인코더

7.5 멀티플렉서


7.6 디멀티플렉서

7.7 코드 변환기

7.8 패리티 발생기/검출기

□ 개요

- 조합논리회로는 **논리곱(AND), 논리합(OR), 논리 부정(NOT)**의 세 가지 기본 논리회로를 조합하여 구성한 논리 회로
- 조합논리회로는 입력 신호, 논리 게이트, 그리고 출력 신호로 구성



1 반가산기(half-adder, HA)

- 한 자리 2진수 2개를 입력하여 합 S(Sum)과 캐리 C(Carry, 자리올림)를 계산하는 덧셈 회로

$$\begin{array}{r}
 A \\
 + B \\
 \hline
 C \ S
 \end{array}
 \quad
 \begin{array}{r}
 0 \\
 + 0 \\
 \hline
 0 \ 0
 \end{array}
 \quad
 \begin{array}{r}
 0 \\
 + 1 \\
 \hline
 0 \ 1
 \end{array}
 \quad
 \begin{array}{r}
 1 \\
 + 0 \\
 \hline
 0 \ 1
 \end{array}
 \quad
 \begin{array}{r}
 1 \\
 + 1 \\
 \hline
 1 \ 0
 \end{array}$$



S : sum
 C : carry

입력		출력	
A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S = \overline{A}B + A\overline{B} = A \oplus B$$

$$C = A \cdot B$$

진리표와 논리식



2 전가산기(full-adder, FA)

- 자리 올림수(carry)를 고려하여 만든 덧셈 회로

$$\begin{array}{r}
 C_i \quad 0 \quad 1 \quad 0 \quad 1 \quad 0 \quad 1 \quad 0 \quad 1 \\
 A \quad 0 \quad 0 \quad 1 \quad 1 \quad 0 \quad 0 \quad 1 \quad 1 \\
 + B \quad + 0 \quad + 0 \quad + 0 \quad + 0 \quad + 1 \quad + 1 \quad + 1 \quad + 1 \\
 \hline
 C_o S \quad 0 \ 0 \quad 0 \ 1 \quad 0 \ 1 \quad 1 \ 0 \quad 0 \ 1 \quad 1 \ 1
 \end{array}$$

입력			출력	
A	B	C _i	S	C _o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


진리표

$$\begin{aligned}
 S &= \overline{A}\overline{B}C_i + \overline{A}B\overline{C}_i + A\overline{B}\overline{C}_i + ABC_i \\
 &= \overline{A}(\overline{B}C_i + B\overline{C}_i) + A(\overline{B}\overline{C}_i + BC_i) \\
 &= \overline{A}(B \oplus C_i) + A(\overline{B} \oplus \overline{C}_i) \\
 &= A \oplus (B \oplus C_i) = (A \oplus B) \oplus C_i
 \end{aligned}$$

$$\begin{aligned}
 C_o &= \overline{A}BC_i + A\overline{B}C_i + AB\overline{C}_i + ABC_i \\
 &= C_i(\overline{A}B + A\overline{B}) + AB(\overline{C}_i + C_i) \\
 &= C_i(A \oplus B) + AB
 \end{aligned}$$

논리식


- 전가산기는 반가산기 2개와 OR 게이트 1개를 이용하여 구성



$$S = A \oplus B \oplus C_i$$

$$C_o = C_i(A \oplus B) + AB$$

논리회로




논리 기호

- 전가산기는 반가산기 2개와 OR 게이트를 이용하여 구성

3 병렬 가감산기(parallel-adder/subtractor)

□ 병렬 가산기

- 전가산기 여러 개를 병렬로 연결한 회로




전가산기를 이용한 병렬 가산기


$$\begin{array}{r}
 C_3 C_2 C_1 \\
 A_3 A_2 A_1 A_0 \\
 +) \quad B_3 B_2 B_1 B_0 \\
 \hline
 C_4 \quad S_3 S_2 S_1 S_0
 \end{array}$$

□ 병렬 가감산기

- B 입력을 부호 $S(\text{sign})$ 와 XOR하여 전가산기의 입력으로 사용함으로써 덧셈과 뺄셈이 모두 가능한 회로
- 가산기 : $S=0$ 이면 B 의 값이 그대로 전가산기로 입력되어 덧셈이 된다.
- 감산기 : $S=1$ 이면 B 의 값이 반전, 즉 1의 보수가 되어 입력된다. 또한 $S=1$ 이 캐리 입력 C_0 이 되어 결과적으로 B 의 1의 보수에 1이 더해져서 2의 보수가 만들어진다.




병렬 가감산기




□ 고속 가산기(high-speed-adder)


- 아랫단에서 윗단으로 전달되는 캐리 때문에 **병렬 가산기는 속도가 매우 느리다는 단점**이 있음
- 단점을 해결하기 위해 **캐리 예측 가산기(carry-look-ahead-adder, CLA)**를 사용
- 캐리예측발생기 IC는 74182이며,
- 캐리예측가산기 IC는 7483과 74283이 있다.



IC 74182 핀 배치도



IC 7483 핀 배치도




IC 74283 핀 배치도

□ 캐리(Carry)를 예측해 보자

3 bit 가산기


A	B	C_{in}	C_{out}
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



$$C_{out} = C_{i+1} = A_i B_i + (A_i \oplus B_i) C_i$$

$$= \underbrace{G_i}_{\text{Generate}} + \underbrace{P_i}_{\text{Propagate}} C_i$$

- 캐리예측가산기는 S_i, P_i, G_i 를 발생시키는 **부분전가산기(PFA)**와 위의 식 C_1, C_2, C_3, C_4 을 발생하는 **캐리예측 회로**로 구성



- 캐리예측가산기(CLA) 원리의

- 첫 번째는 A_i, B_i 모두가 1일 때, 또는 A_i, B_i 둘 중에 하나가 1이고 C_i 가 1일 때 캐리 발생

$$C_{out} = C_{i+1} = A_i B_i + (A_i \oplus B_i) C_i = G_i + P_i C_i$$

여기에서 $G_i = A_i B_i$

$$P_i = A_i \oplus B_i$$

G : generate
 P : propagate


캐리예측가산기(CLA)

$$C_1 = G_0 + P_0 C_0$$

$$C_2 = G_1 + P_1 C_1 = G_1 + P_1 G_0 + P_1 P_0 C_0$$

$$\begin{aligned} C_3 &= G_2 + P_2 C_2 = G_2 + P_2 (G_1 + P_1 G_0 + P_1 P_0 C_0) \\ &= G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_0 \end{aligned}$$

$$\begin{aligned} C_4 &= G_3 + P_3 C_3 \\ &= G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_3 P_2 P_1 P_0 C_0 \end{aligned}$$



- 캐리예측가산기(CLA) 원리의 첫 번째는 A_i, B_i 모두가 1일 때,
또는 A_i, B_i 둘 중에 하나가 1이고 C_i 가 1일 때 캐리 발생

$$C_{out} = C_{i+1} = A_i B_i + (A_i \oplus B_i) C_i = G_i + P_i C_i$$

여기에서 $G_i = A_i B_i$
 $P_i = A_i \oplus B_i$


캐리예측가산기(CLA)

$$C_1 = G_0 + P_0 C_0$$

$$C_2 = G_1 + P_1 C_1 = G_1 + P_1 G_0 + P_1 P_0 C_0$$

$$\begin{aligned} C_3 &= G_2 + P_2 C_2 = G_2 + P_2 (G_1 + P_1 G_0 + P_1 P_0 C_0) \\ &= G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_0 \end{aligned}$$


$$\begin{aligned} C_4 &= G_3 + P_3 C_3 \\ &= G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_3 P_2 P_1 P_0 C_0 \end{aligned}$$



G : generate
 P : propagate

7.1 가산기

고속 가산기




$$C_1 = G_0 + P_0 C_0$$

$$C_2 = G_1 + P_1 C_1 = G_1 + P_1 G_0 + P_1 P_0 C_0$$

$$\begin{aligned} C_3 &= G_2 + P_2 C_2 = G_2 + P_2 (G_1 + P_1 G_0 + P_1 P_0 C_0) \\ &= G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_0 \end{aligned}$$


$$\begin{aligned} C_4 &= G_3 + P_3 C_3 \\ &= G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_3 P_2 P_1 P_0 C_0 \end{aligned}$$



- 4비트 캐리 예측 가산기를 하나의 모듈로 만들어서 16비트(4 bit x 4개) 캐리 예측 가산기를 만들어 사용

$$P_G = P_3 P_2 P_1 P_0$$

$$G_G = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0$$



캐리 예측기를 이용한 16bit 병렬 가산기

4 BCD 가산기

- BCD 코드는 2진수와 달리 표현범위가 0에서 9까지이다.
- 그러므로 BCD 계산을 하려면 결과를 보정해 주어야 한다.
- 2진수 합의 결과가 1010~1111인 경우 보정
- 6+7=13인 경우

$$\begin{array}{r} 0110 \\ + 0111 \\ \hline 1101 \end{array} \quad \begin{array}{c} \rightarrow \\ \text{보정 } +6 \end{array} \quad \begin{array}{r} 1101 \\ + 0110 \\ \hline 10011 \end{array}$$

❖ BCD 덧셈표

K는
자리올림

두 코드의 합
이 10 이상일
경우 다음
단계로
캐리 전파

2진 합					BCD 합					10진값
K	Z ₈	Z ₄	Z ₂	Z ₁	C	S ₈	S ₄	S ₂	S ₁	
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	2
0	0	0	1	1	0	0	0	1	1	3
0	0	1	0	0	0	0	1	0	0	4
0	0	1	0	1	0	0	1	0	1	5
0	0	1	1	0	0	0	1	1	0	6
0	0	1	1	1	0	0	1	1	1	7
0	1	0	0	0	0	1	0	0	0	8
0	1	0	0	1	0	1	0	0	1	9
0	1	0	1	0	1	0	0	0	0	10
0	1	0	1	1	1	0	0	0	1	11
0	1	1	0	0	1	0	0	1	0	12
0	1	1	0	1	1	0	0	1	1	13
0	1	1	1	0	1	0	1	0	0	14
0	1	1	1	1	1	0	1	0	1	15
1	0	0	0	0	1	0	1	1	0	16
1	0	0	0	1	1	0	1	1	1	17
1	0	0	1	0	1	1	0	0	0	18
1	0	0	1	1	1	1	0	0	1	19

7.1 가산기

BCD 가산기

- BCD 합에서 캐리(C)는 [표 7-1]에서 $K=1$ 일 때 항상 $C=1$ 이 되며,
- 또한 $C=0$ 인 경우의 카르노 맵은 다음과 같다.


Z_8Z_4 \ Z_2Z_1					
		00	01	11	10
00		0	0	0	0
01		0	0	0	0
11		1	1	1	1
10		0	0	1	1

➡ $C = K + Z_8Z_4 + Z_8Z_2$

BCD 계산에서 캐리가 발생하는 경우

더하고자 하는 두 수

합이 9이상이면
+6 계산



BCD 가산기

□ 1비트 비교기


- 2진 비교기(comparator) : 두 2진수의 크기를 비교하는 회로

입력		출력			
A	B	$A=B$ F_1	$A \neq B$ F_2	$A > B$ F_3	$A < B$ F_4
0	0	1	0	0	0
0	1	0	1	0	1
1	0	0	1	1	0
1	1	1	0	0	0

$$F_1 = \overline{A \oplus B}, \quad F_2 = A \oplus B,$$

$$F_3 = A\overline{B}, \quad F_4 = \overline{A}B$$

1비트 비교기의 진리표와 논리식



□ 2비트 비교기

입력		출력			
A	B	$A=B$	$A \neq B$	$A > B$	$A < B$
A_2A_1	B_2B_1	F_1	F_2	F_3	F_4
0 0	0 0	1	0	0	0
	0 1	0	1	0	1
	1 0	0	1	0	1
	1 1	0	1	0	1
0 1	0 0	0	1	1	0
	0 1	1	0	0	0
	1 0	0	1	0	1
	1 1	0	1	0	1
1 0	0 0	0	1	1	0
	0 1	0	1	1	0
	1 0	1	0	0	0
	1 1	0	1	0	1
1 1	0 0	0	1	1	0
	0 1	0	1	1	0
	1 0	0	1	1	0
	1 1	1	0	0	0

진리표

7.2 비교기

2비트 비교기

$A_2A_1 \backslash B_2B_1$	00	01	11	10
00	1			
01		1		
11			1	
10				1

$$F_1 = \overline{(A_2 \oplus B_2)} \overline{(A_1 \oplus B_1)}$$

$A_2A_1 \backslash B_2B_1$	00	01	11	10
00		1	1	1
01	1		1	1
11	1	1		1
10	1	1	1	

$$F_2 = (A_2 \oplus B_2) + (A_1 \oplus B_1)$$


$A_2A_1 \backslash B_2B_1$	00	01	11	10
00				
01	1			
11	1	1		1
10	1	1		

$$F_3 = A_2 \bar{B}_2 + A_1 \bar{B}_2 \bar{B}_1 + A_2 A_1 \bar{B}_1$$

$A_2A_1 \backslash B_2B_1$	00	01	11	10
00		1	1	1
01			1	1
11				
10			1	

$$F_4 = \bar{A}_2 B_2 + \bar{A}_2 \bar{A}_1 B_1 + \bar{A}_1 B_2 B_1$$

카르노 맵




2비트 비교기 회로도

□ 디코더(decoder)

- 디코더: 입력선에 나타나는 n 비트의 2진 코드를 최대 2^n 개의 서로 다른 정보로 바꿔주는 조합논리회로
- 인에이블(enable)단자를 가지고 있는 경우는 디멀티플렉서의 기능도 수행
- 실제 상용 IC의 경우에는 디코더와 디멀티플렉서의 기능으로 모두 사용

74138	3×8 디코더/디멀티플렉서
74139	독립된 2개의 2×4 디코더/디멀티플렉서
74154	4×16 디코더/디멀티플렉서



디코더와 인코터의 기능

TIP

인에이블 enable

함수 또는 회로를 허락하거나 또는 동작하게 한다.

디스에이블 disable

함수 또는 회로를 허락하지 않거나 또는 동작하지 못하게 한다.


1 1×2 디코더

- 1개의 입력에 따라서 2개의 출력 중 하나가 선택

입력	출력	
A	Y_1	Y_0
0	0	1
1	1	0

$$Y_0 = \bar{A} \quad Y_1 = A$$

진리표와 논리식




회로도

❖ 인에이블이 있는 1×2 디코더

입력		출력	
E	A	Y_1	Y_0
0	0	0	0
0	1	0	0
1	0	0	1
1	1	1	0

$$Y_0 = E\bar{A} \quad Y_1 = EA$$

진리표와 논리식



회로도

2 2×4 디코더


- 2개의 입력에 따라서 4개의 출력 중 하나가 선택

입력		출력			
B	A	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

$$Y_0 = \overline{B}\overline{A} \quad Y_1 = \overline{B}A$$

$$Y_2 = B\overline{A} \quad Y_3 = BA$$

진리표와 논리식



회로도

❖ 2×4 NAND 디코더


- 실제 IC들은 AND게이트가 아닌 NAND 게이트로 구성

입력		출력			
B	A	Y_3	Y_2	Y_1	Y_0
0	0	1	1	1	0
0	1	1	1	0	1
1	0	1	0	1	1
1	1	0	1	1	1

$$Y_0 = \overline{\overline{B}}\overline{\overline{A}} \quad Y_1 = \overline{\overline{B}}\overline{A}$$

$$Y_2 = \overline{B}\overline{\overline{A}} \quad Y_3 = \overline{B}A$$

진리표와 논리식



회로도

❖ 인에이블이 있는 2×4 디코더


- 대부분의 IC 디코더들은 인에이블(enable) 입력이 있어서 회로를 제어한다.
- $E=1$ 일 때만 출력이 동작

입력			출력			
E	B	A	Y_3	Y_2	Y_1	Y_0
0	×	×	0	0	0	0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

$$Y_0 = E\bar{B}\bar{A} \quad Y_1 = E\bar{B}A$$

$$Y_2 = EB\bar{A} \quad Y_3 = EBA$$

진리표와 논리식



❖ 인에이블이 있는 2×4 NAND 디코더


- NAND 게이트로 구성된 인에이블(enable) 입력이 있는 회로
- $E=0$ 일 때만 출력이 동작

입력			출력			
E	B	A	Y_3	Y_2	Y_1	Y_0
1	×	×	1	1	1	1
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1

$$Y_0 = \overline{\overline{E} \overline{B} \overline{A}} \quad Y_1 = \overline{\overline{E} \overline{B} A}$$

$$Y_2 = \overline{\overline{E} B \overline{A}} \quad Y_3 = \overline{\overline{E} B A}$$

진리표와 논리식



3 3×8 디코더


- 3개의 입력에 따라서 8개의 출력 중 하나가 선택

입력			출력							
C	B	A	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

$$Y_0 = \overline{C}\overline{B}\overline{A}, \quad Y_1 = \overline{C}\overline{B}A, \quad Y_2 = \overline{C}B\overline{A}, \quad Y_3 = \overline{C}BA$$

$$Y_4 = C\overline{B}\overline{A}, \quad Y_5 = C\overline{B}A, \quad Y_6 = CB\overline{A}, \quad Y_7 = CBA$$

진리표와 논리식




회로도

예제 7-3

지하1층, 지상7층으로 이루어진 8층 건물에 설치된 엘리베이터에서 현재 층을 가리키는 램프 (lamp)를 켜주는 회로를 구성하려고 한다. 엘리베이터가 위치한 층을 표시하는 디스플레이는 B, 1, 2, 3, 4, 5, 6, 7로 배열된 글자판이 있으며, 각 글자 뒤에 있는 램프가 켜지면 해당 글자판이 밝게 비추어져 층을 표시한다고 가정한다. 또한 회로의 입력으로는 각 층의 센서로부터 해당 층을 나타내는 3비트 2진수(000 : 지하층, 001 : 1층, 010 : 2층, 011 : 3층, 100 : 4층, 101 : 5층, 110 : 6층, 111 : 7층)가 입력된다고 가정한다.

풀이 그림과 같이 현재의 엘리베이터 위치를 나타내는 2진수를 3×8 디코더로 입력시킨다. 그리고 디코더의 Y_0 출력을 디스플레이의 글자 B 뒤에 위치한 램프에 연결한다. 마찬가지로 Y_1 은 1, Y_2 는 2, Y_3 은 3, Y_4 는 4, Y_5 는 5, Y_6 은 6, Y_7 은 7로 연결하면 된다. 예를 들어, 엘리베이터가 5층에 있으면 3×8 디코더의 입력으로 101이 들어오고, 디코더의 출력 Y_5 만이 인에이블 되어 5층이 표시된다.




4 4×16 디코더

<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>	<i>Y</i> ₁₅	<i>Y</i> ₁₄	<i>Y</i> ₁₃	<i>Y</i> ₁₂	<i>Y</i> ₁₁	<i>Y</i> ₁₀	<i>Y</i> ₉	<i>Y</i> ₈	<i>Y</i> ₇	<i>Y</i> ₆	<i>Y</i> ₅	<i>Y</i> ₄	<i>Y</i> ₃	<i>Y</i> ₂	<i>Y</i> ₁	<i>Y</i> ₀
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0
0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0
0	1	0	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0
0	1	1	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0
1	0	1	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0
1	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
1	1	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
1	1	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

4×16 디코더 진리표

❖ 2개의 3×8 디코더로 4×16 디코더를 구성


$D=0$	상위 디코더만 enable되어 출력은 $Y_0 \sim Y_7$ 중의 하나가 1로 되고, 하위 디코더 출력들은 모두 0이 된다.
$D=1$	하위 디코더만 enable 되어 출력은 $Y_8 \sim Y_{15}$ 중의 하나가 1로 되고, 상위 디코더 출력들은 모두 0이 된다.



❖ 2×4 디코더 5개를 이용한 4×16 디코더


<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>	<i>Y</i> ₁₅	<i>Y</i> ₁₄	<i>Y</i> ₁₃	<i>Y</i> ₁₂	<i>Y</i> ₁₁	<i>Y</i> ₁₀	<i>Y</i> ₉	<i>Y</i> ₈	<i>Y</i> ₇	<i>Y</i> ₆	<i>Y</i> ₅	<i>Y</i> ₄	<i>Y</i> ₃	<i>Y</i> ₂	<i>Y</i> ₁	<i>Y</i> ₀
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0
0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0
0	1	0	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0
0	1	1	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0
1	0	1	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0
1	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
1	1	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
1	1	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

4×16 디코더 진리표




5 BCD-7-세그먼트 디코더

- 7 세그먼트: 숫자 표시 전용 장치



7-세그먼트 구성



7-세그먼트와 디코더의 연결

0	1	2	3	4	5	6	7	8	9

7-세그먼트의 숫자 표시

7-세그먼트 디코더 진리표

입력				출력							
D	C	B	A	$\bar{a}$	$\bar{b}$	$\bar{c}$	$\bar{d}$	$\bar{e}$	$\bar{f}$	$\bar{g}$	
0	0	0	0	0	0	0	0	0	0	1	0
0	0	0	1	1	0	0	1	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0	2
0	0	1	1	0	0	0	0	1	1	0	3
0	1	0	0	1	0	0	1	1	0	0	4
0	1	0	1	0	1	0	0	1	0	0	5
0	1	1	0	1	1	0	0	0	0	0	6
0	1	1	1	0	0	0	1	1	1	1	7
1	0	0	0	0	0	0	0	0	0	0	8
1	0	0	1	0	0	0	1	1	0	0	9
1	0	1	0	x	x	x	x	x	x	x	
1	0	1	1	x	x	x	x	x	x	x	
1	1	0	0	x	x	x	x	x	x	x	
1	1	0	1	x	x	x	x	x	x	x	
1	1	1	0	x	x	x	x	x	x	x	
1	1	1	1	x	x	x	x	x	x	x	

$\begin{smallmatrix} BA \\ \diagdown DC \end{smallmatrix}$	00	01	11	10
00		1		
01	1			1
11	x	x	x	x
10			x	x

$$\bar{a} = \overline{DCBA} + C\bar{A}$$

$\begin{smallmatrix} BA \\ \diagdown DC \end{smallmatrix}$	00	01	11	10
00				
01		1		1
11	x	x	x	x
10			x	x

$$\bar{b} = C\bar{B}A + CB\bar{A} = C(B \oplus A)$$

$\begin{smallmatrix} BA \\ \diagdown DC \end{smallmatrix}$	00	01	11	10
00				1
01				
11	x	x	x	x
10			x	x

$$\bar{c} = \bar{C}B\bar{A}$$

$\begin{smallmatrix} BA \\ \diagdown DC \end{smallmatrix}$	00	01	11	10
00		1		
01	1		1	
11	x	x	x	x
10		1	x	x

$$\bar{d} = \bar{C}\bar{B}A + C\bar{B}\bar{A} + CBA$$

$\begin{smallmatrix} BA \\ \diagdown DC \end{smallmatrix}$	00	01	11	10
00		1	1	
01	1	1	1	
11	x	x	x	x
10		1	x	x


$$\bar{e} = A + C\bar{B}$$

$\begin{smallmatrix} BA \\ \diagdown DC \end{smallmatrix}$	00	01	11	10
00		1	1	1
01			1	
11	x	x	x	x
10			x	x

$$\bar{f} = BA + \bar{C}B + \bar{D}\bar{C}A$$

$\begin{smallmatrix} BA \\ \diagdown DC \end{smallmatrix}$	00	01	11	10
00	1	1		
01			1	
11	x	x	x	x
10			x	x

$$\bar{g} = \bar{D}\bar{C}\bar{B} + CBA$$



회로도

□ 인코더(encoder)

- 디코더의 반대 기능을 수행하는 장치로써, 2^n 개의 입력 신호로부터 n 개의 출력 신호를 만든다.
- 2^n 개중 활성화된 하나의 1비트 입력 신호를 받아서 그 숫자에 해당하는 n 비트 2진 정보를 출력한다.


1 2×1 인코더

- 입력의 신호에 따라 2개의 2진 조합으로 출력된다.

입력		출력
D_1	D_0	B_0
0	1	0
1	0	1

$$B_0 = D_1$$

진리표와 논리식



회로도


2 4×2 인코더

- 입력 4($=2^2$)개와 출력 2개를 가지며, 입력 신호에 따라 2개의 2진 조합으로 출력된다.

입력				출력	
D_3	D_2	D_1	D_0	B_1	B_0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

$$B_1 = D_2 + D_3, \quad B_0 = D_1 + D_3$$

진리표와 논리식



회로도

3 8×3 인코더

- 8($=2^3$)개의 입력과 3개의 출력을 가지며, 입력의 신호에 따라 3개의 2진 조합으로 출력된다.


입력								출력		
D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0	B_2	B_1	B_0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

$$B_2 = D_4 + D_5 + D_6 + D_7$$

$$B_1 = D_2 + D_3 + D_6 + D_7$$

$$B_0 = D_1 + D_3 + D_5 + D_7$$

진리표와 논리식



회로도

4 8×3 우선순위 인코더

- 우선순위 인코더(priority encoder)는 입력에 우선순위를 정하여 여러 개의 입력이 있을 때 우선순위가 높은 입력값에 해당되는 출력 신호를 만들어 내는 회로


입력								출력		
D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0	B_2	B_1	B_0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	x	0	0	1
0	0	0	0	0	1	x	x	0	1	0
0	0	0	0	1	x	x	x	0	1	1
0	0	0	1	x	x	x	x	1	0	0
0	0	1	x	x	x	x	x	1	0	1
0	1	x	x	x	x	x	x	1	1	0
1	x	x	x	x	x	x	x	1	1	1

$$B_2 = D_7 + D_6 + D_5 + D_4$$

$$B_1 = D_7 + D_6 + \bar{D}_5 \bar{D}_4 D_3 + \bar{D}_5 \bar{D}_4 D_2$$


$$B_0 = D_7 + \bar{D}_6 D_5 + \bar{D}_6 \bar{D}_4 D_3 + \bar{D}_6 \bar{D}_4 \bar{D}_2 D_1$$

진리표와 논리식



회로도

- 멀티플렉서(multiplexer or selector)는 여러 개의 입력선들 중에서 하나를 선택하여 출력선에 연결하는 조합논리 회로이다. 선택선들의 값에 따라서 특별한 입력선이 선택된다.
- 멀티플렉서는 많은 입력들 중 하나를 선택하여 선택된 입력선의 2진 정보를 출력선에 넘겨주기 때문에 데이터 선택기(data selector)라 부르기도 한다.
- 디멀티플렉서는 정보를 한 선으로 받아서 2^n 개의 가능한 출력 선들 중 하나를 선택하여, 받은 정보를 전송하는 회로다. 데이터 분배기(data distributor)라고도 한다. 디멀티플렉서는 n 개의 선택선(selection line)의 값에 의해 하나의 출력선이 선택된다.



멀티플렉서와 디멀티플렉서의 기능

1 2×1 멀티플렉서


- $2(=2^1)$ 개의 입력 중의 하나를 선택선 S 에 입력된 값에 따라서 출력으로 보내주는 조합회로

선택선	출력
S	F
0	D_0
1	D_1

진리표

$$F = \bar{S}D_0 + SD_1$$

논리식



2 4×1 멀티플렉서


- 4($=2^2$)개의 입력 중의 하나를 선택선 S_1 과 S_0 에 입력된 값에 따라서 출력으로 보내주는 조합회로

선택선		출력
S_1	S_0	F
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3

진리표

$$F = \overline{S_1}\overline{S_0}D_0 + \overline{S_1}S_0D_1 + S_1\overline{S_0}D_2 + S_1S_0D_3$$

논리식




3 8×1 멀티플렉서

- 8($=2^3$)개의 입력 중의 하나를 출력으로 보내주는 조합논리회로

선택선			출력
S_2	S_1	S_0	F
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3
1	0	0	D_4
1	0	1	D_5
1	1	0	D_6
1	1	1	D_7


진리표



회로도

논리식
$$F = \overline{S_2}\overline{S_1}\overline{S_0}D_0 + \overline{S_2}\overline{S_1}S_0D_1 + \overline{S_2}S_1\overline{S_0}D_2 + \overline{S_2}S_1S_0D_3 + S_2\overline{S_1}\overline{S_0}D_4 + S_2\overline{S_1}S_0D_5 + S_2S_1\overline{S_0}D_6 + S_2S_1S_0D_7$$

□ 4×1 멀티플렉서 5개를 이용한 16×1 멀티플렉서




5 멀티플렉서를 이용한 조합회로 구현

□ $F(A, B, C) = \sum m(0, 1, 5, 7)$ 를 8×1 멀티플렉서로 구현하는 경우

- 3개의 선택선을 입력 A, B, C 로 사용

입력			출력
A	B	C	F
0	0	0	1 (D_0)
0	0	1	1 (D_1)
0	1	0	0 (D_2)
0	1	1	0 (D_3)
1	0	0	0 (D_4)
1	0	1	1 (D_5)
1	1	0	0 (D_6)
1	1	1	1 (D_7)

진리표




7.5 멀티플렉서

□ $F(A, B, C) = \sum m(0, 1, 5, 7)$ 를 4×1 멀티플렉서로 구현하는 경우

- A, B 는 선택선으로 C 는 D_0, D_1, D_2, D_3 을 조합하여 사용

입력			출력	
A	B	C	F	
0	0	0	} $D_0=1$	1
		1		1
0	1	0	} $D_1=0$	0
		1		0
1	0	0	} $D_2=C$	0
		1		1
1	1	0	} $D_3=C$	0
		1		1

진리표



회로도

선택단자 : A, B, C
출력 : F

예제 7-6


$F(A,B,C) = A + B\bar{C}$ 를 8×1 및 4×1 멀티플렉서로 설계하라.

풀이 • 3개의 선택선을 입력 A, B, C 로 사용하고, 없어진 항을 복구하여 사용

$$\begin{aligned} F(A,B,C) &= A(\bar{B} + B)(\bar{C} + C) + (\bar{A} + A)B\bar{C} \\ &= A\bar{B}\bar{C} + A\bar{B}C + AB\bar{C} + ABC + \bar{A}B\bar{C} + AB\bar{C} \\ &= \bar{A}B\bar{C} + A\bar{B}\bar{C} + A\bar{B}C + AB\bar{C} + ABC \\ &= m_2 + m_4 + m_5 + m_6 + m_7 = \Sigma m(2,4,5,6,7) \end{aligned}$$

입력			출력
A	B	C	F
0	0	0	0 (D_0)
0	0	1	0 (D_1)
0	1	0	1 (D_2)
0	1	1	0 (D_3)
1	0	0	1 (D_4)
1	0	1	1 (D_5)
1	1	0	1 (D_6)
1	1	1	1 (D_7)

진리표



회로도


- A, B 는 선택선으로 C 는 D_0, D_1, D_2, D_3 을 조합하여 사용

$$F(A, B, C) = A(\bar{B} + B)(\bar{C} + C) + (\bar{A} + A)B\bar{C}$$

$$= m_2 + m_4 + m_5 + m_6 + m_7 = \Sigma m(2, 4, 5, 6, 7)$$


입력			출력	
A	B	C	F	
0	0	0	$D_0 = 0$	0
		1		0
0	1	0	$D_1 = \bar{C}$	1
		1		0
1	0	0	$D_2 = 1$	1
		1		1
1	1	0	$D_3 = 1$	1
		1		1

진리표




End of Example

- **1개의 인에이블 입력**을 가지고 있는 디코더는 디멀티플렉서로서의 기능을 수행
- 디멀티플렉서는 정보를 한 선으로 받아서 **2"개의 가능한 출력 선들 중 하나를 선택**하여, 받은 정보를 전송하는 회로이다. 디멀티플렉서는 n 개의 선택선(selection line)들을 이용하여 출력을 제어



2×4 디코더



1×4 디멀티플렉서

디멀티플렉서 : 하나의 입력을 여러 출력으로 분배

- 용도 : 데이터 전송에서 사용되며, 하나의 데이터 라인을 여러 데이터 라인으로 분배할 때 유용.

디코더 : 입력 이진 코드에 따라 특정 출력을 선택

- 용도 : 주소 지정, 메모리 선택 등에서 사용

예) 메모리 칩에서 특정 메모리 주소를 선택할 때 사용

1 2진 코드-그레이 코드 변환

2진 코드-그레이 코드 변환 진리표

2진 코드(입력) $B_3 \ B_2 \ B_1 \ B_0$				그레이 코드(출력) $G_3 \ G_2 \ G_1 \ G_0$				2진 코드(입력) $B_3 \ B_2 \ B_1 \ B_0$				그레이 코드(출력) $G_3 \ G_2 \ G_1 \ G_0$			
0	0	0	0	0	0	0	0	1	0	0	0	1	1	0	0
0	0	0	1	0	0	0	1	1	0	0	1	1	1	0	1
0	0	1	0	0	0	1	1	1	0	1	0	1	1	1	1
0	0	1	1	0	0	1	0	1	0	1	1	1	1	0	0
0	1	0	0	0	1	1	0	1	1	0	0	1	0	1	0
0	1	0	1	0	1	1	1	1	1	0	1	1	0	1	1
0	1	1	0	0	1	0	1	1	1	1	0	1	0	0	1
0	1	1	1	0	1	0	0	1	1	1	1	1	0	0	0

7.7 코드 변환기

2진 코드-그레이 코드 변환

$B_3B_2 \backslash B_1B_0$	00	01	11	10
00				
01				
11	1	1	1	1
10	1	1	1	1

$$G_3 = B_3$$

$B_3B_2 \backslash B_1B_0$	00	01	11	10
00				
01	1	1	1	1
11				
10	1	1	1	1

$$G_2 = \bar{B}_3B_2 + B_3\bar{B}_2 = B_3 \oplus B_2$$


$B_3B_2 \backslash B_1B_0$	00	01	11	10
00			1	1
01	1	1		
11	1	1		
10			1	1

$$G_1 = \bar{B}_2B_1 + B_2\bar{B}_1 = B_2 \oplus B_1$$

카르노 맵

$B_3B_2 \backslash B_1B_0$	00	01	11	10
00		1		1
01		1		1
11		1		1
10		1		1

$$G_0 = \bar{B}_1B_0 + B_1\bar{B}_0 = B_1 \oplus B_0$$



회로도

2 그레이 코드- 2진 코드 변환

그레이 코드-2진 코드 변환 진리표

그레이 코드(입력)				2진 코드(출력)				그레이 코드(입력)				2진 코드(출력)			
G_3	G_2	G_1	G_0	B_3	B_2	B_1	B_0	G_3	G_2	G_1	G_0	B_3	B_2	B_1	B_0
0	0	0	0	0	0	0	0	1	0	0	0	1	1	1	1
0	0	0	1	0	0	0	1	1	0	0	1	1	1	1	0
0	0	1	0	0	0	1	1	1	0	1	0	1	1	0	0
0	0	1	1	0	0	1	0	1	0	1	1	1	1	0	1
0	1	0	0	0	1	1	1	1	1	0	0	1	0	0	0
0	1	0	1	0	1	1	0	1	1	0	1	1	0	0	1
0	1	1	0	0	1	0	0	1	1	1	0	1	0	1	1
0	1	1	1	0	1	0	1	1	1	1	1	1	0	1	0

7.7 코드 변환기

그레이 코드- 2진 코드 변환

$G_3G_2 \backslash G_1G_0$	00	01	11	10
00				
01				
11	1	1	1	1
10	1	1	1	1

$$B_3 = G_3$$

$G_3G_2 \backslash G_1G_0$	00	01	11	10
00				
01	1	1	1	1
11				
10	1	1	1	1

$$B_2 = \bar{G}_3G_2 + G_3\bar{G}_2 = G_3 \oplus G_2$$


$G_3G_2 \backslash G_1G_0$	00	01	11	10
00			1	1
01	1	1		
11			1	1
10	1	1		

$$B_1 = G_3 \oplus G_2 \oplus G_1 = B_2 \oplus G_1$$

카르노 맵

$G_3G_2 \backslash G_1G_0$	00	01	11	10
00		1		1
01	1		1	
11		1		1
10	1		1	

$$B_0 = G_3 \oplus G_2 \oplus G_1 \oplus G_0 = B_1 \oplus G_0$$



회로도

3 BCD 코드 - 3초과 코드 변환

- BCD는 10개의 숫자만 가지므로 1010 이후의 6개의 코드는 BCD에 존재하지 않는 코드이며, 입력으로서 사용될 수 없기 때문에 무관항으로 처리한다.

BCD 코드(입력)				3초과 코드(출력)			
B_3	B_2	B_1	B_0	E_3	E_2	E_1	E_0
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0
1	0	1	0	x	x	x	x
1	0	1	1	x	x	x	x
1	1	0	0	x	x	x	x
1	1	0	1	x	x	x	x
1	1	1	0	x	x	x	x
1	1	1	1	x	x	x	x

진리표

7.7 코드 변환기

BCD 코드 - 3초과 코드 변환

카르노 맵

$B_3B_2 \backslash B_1B_0$	00	01	11	10
00				
01		1	1	1
11	x	x	x	x
10	1	1	x	x

$$E_3 = B_3 + B_2B_1 + B_2B_0$$

$B_3B_2 \backslash B_1B_0$	00	01	11	10
00		1	1	1
01	1			
11	x	x	x	x
10		1	x	x


$$E_2 = \bar{B}_2B_1 + \bar{B}_2B_0 + B_2\bar{B}_1\bar{B}_0$$

$B_3B_2 \backslash B_1B_0$	00	01	11	10
00	1		1	
01	1		1	
11	x	x	x	x
10	1		x	x

$$E_1 = \bar{B}_1\bar{B}_0 + B_1B_0 = \bar{B}_1 \oplus B_0$$


$B_3B_2 \backslash B_1B_0$	00	01	11	10
00	1			1
01	1			1
11	x	x	x	x
10	1		x	x

$$E_0 = \bar{B}_0$$




회로도

□ 8비트 짝수/홀수 패리티 발생 회로



$$P = A_0 \oplus A_1 \oplus A_2 \oplus A_3 \oplus A_4 \oplus A_5 \oplus A_6 \oplus A_7$$

짝수 패리티 발생 회로



$$P = \overline{A_0 \oplus A_1 \oplus A_2 \oplus A_3 \oplus A_4 \oplus A_5 \oplus A_6 \oplus A_7}$$

홀수 패리티 발생 회로